SiFive 视角：RISC-V SPMP 规范正式批准，助力嵌入式安全飞跃发展

广泛的 RISC-V 标准化进程持续推动创新，以动态响应不断变化的市场需求。如果您错过了之前的发布，请注意：作为开源硬件生态系统的重要里程碑，RISC-V 董事会已于 2026 年 8 月 20 日正式批准了 S 模式物理内存保护（SPMP）1.0 版规范。

这项最新批准的 SPMP 功能专为增强运行实时操作系统（RTOS）的嵌入式系统中的内存保护而设计。SiFive 非常高兴能在这一进程中贡献力量，并将继续与整个生态系统保持合作，以完善 RISC-V 标准。我们坚信，SPMP 将在整个行业内获得快速普及。

跨供应链开放合作的力量

SPMP 规范最值得关注的，或许正是其背后展现出前所未有的团队协作水平。该规范的贡献者涵盖了来自多个国家的顶尖企业、大学和研究机构的专家。在 RISC-V Privileged ISA 委员会和 SPMP 工作组的指导下，由 Bicheng Yang 领头，这项工作汇集了半导体供应链各个环节的声音。

包括 SiFive 在内的 IP 供应商、全球芯片供应商、操作系统开发者以及 Hypervisor 工程师紧密合作，共同打造出最佳解决方案，为 RISC-V 架构引入了这些至关重要的新功能。

SPMP 有何特别之处？

随着嵌入式系统日益复杂，对软件进行稳健分层与隔离的需求急剧增加。从历史上看，许多简单的嵌入式系统采用以平面内存模型运行，这在现代边缘计算和物联网应用中构成了安全与稳定性风险。

SPMP 扩展通过强制实施严格的特权等级和执行控制解决了这一问题。具体而言，SPMP 提供硬件强制隔离，保护监管者模式（S-mode）下的 RTOS 免受用户模式（U-mode）任务和应用的影响。这意味着该架构现在能够完整且安全地支持清晰的分层结构：

• 机器模式（M-mode）： Hypervisor 和固件运行的区域。
• 监管者模式（S-mode）： 操作系统（RTOS）安全运行的区域，与低层级任务相隔离。
• 用户模式（U-mode）： 独立任务和应用执行的区域。

通过将 RTOS 与可能存在 Bug 或恶意代码的用户级代码隔离开来，SPMP 确保了极高的可靠性。同样，将 M 模式的 Hypervisor 与 RTOS 内核隔离开来，提供了另一个层面的关键防护。此外，SPMP 还是全新 RISC-V 综合安全 roadmap 的基石，与 RISC-V Worlds（用于安全全局硬件分区）等其他即将推出的安全标准形成互补。

下一步计划

随着 Hypervisor 在诸多嵌入式系统中的普及，目前已有大量工作正在展开，旨在扩展 SPMP，使实时 Hypervisor 具备更高的隔离性与健壮性。未来的发展将以 SPMP 为基础，实现硬件强制、软件定义的虚拟化以及可信执行环境（TEE）。

RISC-V 的优势之一在于能够集全球社区之力实现持续的改进与变革。SPMP 1.0 规范的正式批准开启了嵌入式安全的新篇章，同时也彰显了将开源计算推向新高度的协同合作成果。

了解更多并参与其中

如果您希望了解更多技术细节、阅读官方公告或查看规范，请参考以下链接：

• RISC-V 技术公告：SPMP 批准
• RISC-V SPMP Atlassian Wiki
• 官方 RISC-V SPMP GitHub Repository

联系 SiFive 销售代表，了解包含此功能的 IP 产品（联系销售链接）。